从NRZ到PAM4：PAM芯片如何推动数据中心互联速率升级

近期趋势：速率瓶颈下的信号调制变革

随着数据中心内部互联带宽需求持续攀升，传统非归零（NRZ）编码在单通道50G以上速率时面临信号损耗加剧、眼图闭合等物理限制。近一两年来，业界普遍将四电平脉冲幅度调制（PAM4）作为替代方案，并围绕其核心——PAM芯片——展开快速迭代。多家芯片设计厂商已推出支持单通道56Gbps乃至112Gbps的PAM4 DSP（数字信号处理器）和模拟前端方案，实际部署也从400G光模块向800G过渡。

值得留意的是，PAM4并非全新发明——其技术基础早在10G以太网时代便有研究，但直到器件工艺、FEC（前向纠错）算法与先进制程（如7nm/5nm CMOS）成熟后，才真正进入量产窗口期。

行业背景：NRZ天花板与PAM4的原理差异

NRZ通过高、低两个电平表示1和0，每个符号携带1比特信息；而PAM4使用4个电平（-3,-1,+1,+3），每个符号传输2比特，理论上在相同波特率下带宽翻倍。但代价是信号信噪比下降约9.5dB，对线性度、噪声和抖动更敏感——这正是PAM芯片需要解决的核心矛盾。

当前主流数据中心内，50G NRZ在短距离（<3m）直连铜缆或PCB走线时尚可应付，但超过500m或2km的单模光纤互联，NRZ几乎无法可靠传输。而PAM4配合DSP的滤噪、时钟恢复与非线性补偿，可以在相同光学器件下实现单波200G乃至400G速率。

• NRZ优势：实现简单、功耗较低、对信道线性度要求小，适用于低速率或短距场景。
• PAM4优势：频谱效率高、可在现有光纤基础设施上升级速率、兼容更高级别调制（如DP-16QAM）。
• PAM芯片关键功能：预加重/均衡、发射器线性度控制、接收端时钟数据恢复（CDR）、FEC编码/解码、信号眼图监测。

用户关注点：功耗、成本与兼容性

对于数据中心运维方和光模块供应商而言，PAM芯片最直接的关切有三项：

1. 功耗密度：PAM4 DSP芯片的典型功耗在单通道56Gbps时约1.5～2.5W，多通道（如8通道）总功耗可达15W以上，对光模块散热和机柜级功耗预算构成压力。用户往往需要在速率升级与功耗增加之间找到平衡点。
2. 部署复杂度：PAM4对PCB走线阻抗、跨阻放大器（TIA）带宽、激光器线性度要求更高。若现有跳线、连接器或背板设计未针对PAM4优化，误码率可能急剧上升。这促使数据中心在布线阶段即采购低损耗、高带宽的线缆组件。
3. 标准演化：IEEE 802.3bs、OIF-CEI-56G-VSR等标准已明确PAM4为400G/800G的强制调制格式，但不同芯片厂商的私有FEC纠错能力、链路预算余量存在差异。用户需评估设备间互操作性与未来向112Gbps升级的路径。

可能影响：从光模块到网络架构的连锁变化

PAM芯片的成熟度直接影响400G/800G光模块的价格曲线。在规模化量产初期，含DSP的PAM4模块成本较NRZ方案高出约30%～50%，但随着芯片制程演进（如从16nm迁移至7nm），单位速率成本有望逐年下降15%～20%。

在网络架构层面，PAM4允许单纤传输更多通道，从而减少光纤芯数消耗，这对于机架密度极高的大型数据中心尤为有利。同时，由于PAM芯片内置的均衡与FEC能力，交换机端口可以支持更长距离的直连（从几百米延伸至2km以上），简化了中继设计。

不过，PAM4对外部环境（温度、供电噪声）的敏感性也增加了故障排查复杂度。运维人员需配备支持PAM4眼图分析、误码率分层统计的测试设备，传统NRZ测试仪表难以直接适配。

后续观察：16QAM与相干下沉的潜在挑战

尽管PAM4目前是数据中心互联的主流选择，但业界已在探索更高效调制——如64QAM甚至OFDM——用于800G/1.6T场景。高波特率（>112Gbaud）下，PAM4的线性度短板可能迫使其向更高阶调制演进，但前者对DSP算力与功耗的考验同样严苛。

另一方面，相干光通信技术（如DP-16QAM）正从核心骨干网下沉至数据中心内部（DCI）甚至机柜间互联（<10km），其优点在于灵敏度高、色散容忍度好，但成本与体积目前仍高于PAM4方案。后续趋势取决于芯片集成度提升是否能使相干模块的功耗与PAM4方案接近。

总结要点：

总体而言，PAM芯片是现阶段数据中心从NRZ向更高阶调制过渡的中心角色，其设计成熟度直接决定了每比特成本与系统可靠性。后续1～2年，随着光模块厂商与芯片厂商的联合验证工作深入，PAM4方案的商业落地速度将更为清晰。